首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
24.1W+
3
更多资料
搜索内容
xilinx_wiki
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
4
版块
0
帖子
1.1W+
粉丝
3
发布
10637
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
xilinx_wiki
3年前更新
176次阅读
关注
【计算机组织与体系结构及其FPGA实现】实验三：流水线处理器
系列文章目录
【计算机组织与体系结构】实验一：算术逻辑单元的实现
【计算机组织与体系结构】实验二：给定指令系统的处理器设计...
+9
FPGA常见问题
评分
回复
分享
xilinx_wiki
3年前更新
356次阅读
关注
【计算机组织与体系结构及其FPGA实现】实验二：给定指令系统的处理器设计
系列文章目录
【计算机组织与体系结构】实验一：算术逻辑单元的实现
【计算机组织与体系结构】实验二：给定指令系统的处理器设计...
+45
FPGA常见问题
评分
回复
分享
xilinx_wiki
3年前更新
195次阅读
关注
【计算机组织与体系结构及其FPGA实现】实验一：算术逻辑单元的实现
系列文章目录
【计算机组织与体系结构】实验一：算术逻辑单元的实现
【计算机组织与体系结构】实验二：给定指令系统的处理器设计...
+1
FPGA常见问题
评分
回复
分享
xilinx_wiki
3年前更新
714次阅读
关注
【计算机组织与体系结构及其FPGA实现】实验四：指令 CACHE 的设计与实现
系列文章目录
【计算机组织与体系结构】实验一：算术逻辑单元的实现
【计算机组织与体系结构】实验二：给定指令系统的处理器设计...
+15
FPGA常见问题
评分
回复
分享
xilinx_wiki
3年前更新
58次阅读
关注
Xilinx DSP48E1仿真学习
DSP48E1的整体结构如下：仿真代码：// ============================================================
// File Name: tb_dsp_te...
Xilinx-AMD
评分
回复
分享
xilinx_wiki
4年前更新
135次阅读
关注
Verilog实现边沿检测
边沿检测原理边沿检测大致分为：上升沿检测，下降沿检测和，双沿检测。原理都是通过比输入信号快很多的时钟去采集信号，当出现两...
FPGA常见问题
评分
回复
分享
xilinx_wiki
5年前发布
112次阅读
关注
面向硬件的设计思维——FPGA基本设计模式
从一开始讲verilog的时候就已经多次给大家强调verilog是硬件描述语言。这次总结下面向硬件设计的思维，包括硬件设计模式，程序执...
Xilinx-AMD
评分
回复
分享
xilinx_wiki
4年前更新
400次阅读
关注
面向硬件的设计思维——FPGA程序执行顺序
从一开始讲verilog的时候就已经多次给大家强调verilog是硬件描述语言。这次总结下面向硬件设计的思维，包括硬件设计模式，程序执...
Xilinx-AMD
评分
1
分享
xilinx_wiki
4年前更新
39次阅读
关注
面向硬件的设计思维–时钟是FPGA电路的实际控制者
时钟是整个FPGA设计里面无法回避的事物，不能认识时钟也就没法做FPGA设计。图片时钟控制执行顺序·上文解释了DL程序的并行性，但...
Xilinx-AMD
1
回复
分享
xilinx_wiki
4年前更新
28次阅读
关注
verilog语言的可综合性和仿真特性
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
FPGA常见问题
1
1
分享
xilinx_wiki
4年前更新
40次阅读
关注
xilinx xc7vx690t使用中发现的一个不明BUG及规避
vivado2017.2一个工程下，两个互不相干的模块会相互影响，只有屏蔽其中一个另一个才能正常工作。使用此芯片第一次发现如此诡异现...
Xilinx-AMD
评分
回复
分享
xilinx_wiki
5年前发布
265次阅读
关注
vivado时序收敛官方文档UG1292解读之一
最近有网友对小编说：xilinx时序收敛完全不会用，不知道工具在干啥，一直都在瞎点，报告一直是瞎看。
而多数吃瓜群主众表示：
好...
Xilinx-AMD
评分
2
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
