这个我感觉属于比较基本的问题需求啊，大家工作当中应该都有可能会碰到，尤其是ASIC芯片设计的时候，高频时钟比较难得。有人知道能分享出来吗？

你好，依你之见，能够做到不使用高频时钟抓取信号的上升沿吗？有没有现成的代码或者电路能做到呢 我的理解类似的逻辑应该是没有问题的，好像fpga属于同步逻辑电路，或者ASIC芯片异步时钟电路能做得到？