热门版块

最新发布
高速LVDS (非serdeds)实现HDMI TX TMDS verilog 源码-ChipDebug

高速LVDS (非serdeds)实现HDMI TX TMDS verilog 源码

ICMAKER提供的BIN转MIF和HEX的工具，附带推荐了小的C99编译器。-ChipDebug

ICMAKER提供的BIN转MIF和HEX的工具，附带推荐了小的C99编译器。

详见https://chipdebug.com/forum-post/52640.html
FPGA CPLD
chipdebug的头像-ChipDebugchipdebug1年前
21069
如何快速生成Verilog代码文件列表（附开源C代码）-ChipDebug

如何快速生成Verilog代码文件列表（附开源C代码）

用工具建工程对Verilog进行仿真、综合或者其它操作时，在写脚本的时候常常需要工程中Veriog文件的列表，若工程中.v文件过多，则常常需要手动编写文件列表。本文教给大家用C语言简单写的一个自动...
FPGA CPLD
sigstar的头像-ChipDebugsigstar1年前
355314
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之FRL模式-ChipDebug

使用 FPGA XILINX ALTERA INTEL 开发HDMI 之FRL模式

HDMI 2.1 固定速率链路 (FRL) 模式概述 为响应消费市场对高品质音视频应用日益增长的需求，HDMI论坛发布了HDMI 2.1的最新规范。最惊艳的新功能就是加入了FRL（Fixed Rate Link）传输模式，可以...
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之 Hot Plug Detection, DDC, and EDID-ChipDebug

使用 FPGA XILINX ALTERA INTEL 开发HDMI 之 Hot Plug Detection, DDC, and EDID

热插拔大多数现代显示器的一个便利功能是能够在两者都通电时“热插入”到源设备中，并在正确的显示设置下立即变为活动状态。这种行为是通过三个功能实现的：热插拔检测、显示数据通道 (DDC) 和...
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之Source，Sink，Cable，Repeater是什么？-ChipDebug

使用 FPGA XILINX ALTERA INTEL 开发HDMI 之Source，Sink，Cable，Repeater是什么？

HDMI系统可以划分4个种类，Source、Sink、Cable 和RepeaterSource可以理解为TMDS信号发射端；比如电脑的显卡，电视盒子。Sink直译为槽，即TMDS接收端， 最常见的设备如电脑显示器或者电视机。
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之HDCP-ChipDebug

使用 FPGA XILINX ALTERA INTEL 开发HDMI 之HDCP

什么是 HDCP，为什么它在 4K 中很重要？文章的第一顺序必须是简要解释 HDCP 代表什么以及做什么。开发了高带宽数字内容保护以防止非法复制数字高清媒体。这涵盖了蓝光光盘和全数字传输等实体项...
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之ARC与EARC您需要知道的一切-ChipDebug

使用 FPGA XILINX ALTERA INTEL 开发HDMI 之ARC与EARC您需要知道的一切

15 多年来，值得信赖的 HDMI 或“高清多媒体接口”一直是电视、投影仪和其他 AV 设备的首选数字连接器。在那段时间里，它发展成为终极的一体式连接，充当各种视频和音频格式的管道，不幸的是，...
搜索
开启精彩搜索

热门搜索

热门话题
标签云
HDMIFPGACDR
最新评论
romantis的头像-ChipDebug

romantis徽章-初出茅庐-ChipDebug7小时前0

请问我下载的FD没有生成mif文件这一选项，且 Rest Project toolchain一直没显示成功，是什么原因呀[图片]
ICMaker的头像-ChipDebug

ICMaker徽章-资深玩家-ChipDebug昨天0

我百分百确认是可以在板上飞线调试的，我们协助别的客户搞过的可能你的飞线飞错了。
ICMaker的头像-ChipDebug

ICMaker徽章-资深玩家-ChipDebug昨天0

你在生成SVF的时候不是可以选频率吗？把频率搞成最高，然后还取决于你的ESP32本身IO能翻转多快，最后就是不同的器件容量大小不一样，肯定不是所有的都能做到1S。
jiang yuanyuan的头像-ChipDebug

jiang yuanyuan前天0

[图片] 博主，我后面没用开发板，用的是硬件画的板子，提示运行成功，那说明不能在开发板飞线出来进行调试，但是jtag下载时间接近4秒，与PDF描述＜1s还是差别很大，这个是什么问题引起的呢？
ICMaker的头像-ChipDebug

ICMaker徽章-资深玩家-ChipDebug前天0

你先调试下SRAM烧写而不是FLASH烧写，这种方式对延时没有什么要求。
ICMaker的头像-ChipDebug

ICMaker徽章-资深玩家-ChipDebug前天0

ESP32能打印出这几行，说明AJE文件解析正确，问题应该出在AJE的IO执行上，这个你看地下。另个重点关注这一行“SDR 32 TDI (00000000) TDO (06014C35) MASK (FFFFFFFF) ;” 它应是读器件ID的，只要他工作正常了，应该就差不多了 [代码]
jiang yuanyuan的头像-ChipDebug

jiang yuanyuan前天0

有差异，ESP32抓到的缺少了命令，也就是图上标注的。另外我把抓取到的数据，发给售后人员了。
jiang yuanyuan的头像-ChipDebug

jiang yuanyuan前天0

没有呢，不过使用开发板的JTAG烧写AJE格式文件，用示波器抓取到JTAG命令，发现跟SVF文件的头部的命令一样，其中SVF文件头部如下： [代码] 然后我使用逻辑分析仪抓取开发板的JTAG的命令，输出的指令跟上面的指令一样，那肯定是可以烧写成功的。如图： [图片] [图片] [图片] [图片] 上图是使用开发板的烧录器抓取的指令，很吻合，所以提示烧录成功。但是我使用ESP32模拟JTAG，重启ESP32读取aje文件，下发数据时使用逻辑分析仪抓取波形发现缺少了第一个命令和第二个命令，直接跳到第三个命令，如下图： [图片] 所以我怀疑是不是模拟jtag代码中缺少了发送某些命令导致？希望博主帮忙分析一下，谢谢