还是要实践，纸上得来终觉浅，道理都是那么讲的。

这篇文章不错，看了matlab代码一大坨，结果verilog代码实现起来这么简单。

BLOCK指令

在lpf中添加：
BLOCK PATH FROM CLKNET “CLK_27M” TO CLKNET “CLK_117M” ;

在配置完成后，用户逻辑可以通过ECP5 FPGA的SPI接口对SPI FLASH进行读写操作，不过要注意读写时别把配置数据区域写坏了^_^, 另外SPI的时钟CLK，需要使用一个叫USRMCLK的原语。

USRMCLK U2(.USRMCLKI(~sys_clk), .USRMCLKTS(spi_csn)) /* synthesis syn_noprune=1 */;

上面的代码中~sys_clk是输出给SPI的时钟MCLK，spi_csn是SPI的片选管脚，这里用来使能SPI的时钟，用于在ECP5加载完程序后，将SPI的MCLK切换到用户提供的时钟。

原语的具体用法参见《fpga_library.pdf》文档中有关USRMCLK的描述。