首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
2135
1
更多资料
搜索内容
liximomo
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
5
版块
0
帖子
19
粉丝
1
发布
19
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
liximomo
4年前更新
622次阅读
关注
基于FPGA的扩频通信系统设计（附matlab和verilog代码）
导读在无线通信系统中，普遍使用扩频通信技术，因此扩频技术对通信系统具有重要的现实意义。直接序列扩频技术是应用最广的一种扩...
+41
Altera-Intel
6
29
分享
liximomo
4年前更新
542次阅读
关注
基于 FPGA 的模拟 I²C协议设计（附verilog代码）
导读
I²C（Inter-Integrated Circuit），其实是 I²C Bus简称，中文就是集成电路总线，它是一种串行通信总线，使用多主从架构，...
+18
FPGA常见问题
1
12
分享
liximomo
4年前更新
160次阅读
关注
ZYNQ7000 时钟配置方法
为了将ZYNQ的PS测的两个核运行频率提升到1GHZ，同时正确的配置我的时钟定时器以及时间戳，需要了解ZYNQ的时钟管理系统和配置方法。
1.ZYNQ PS侧的时钟子系统及默认配置
PS_CLK:系统晶振的时钟，这个是PS端的的时钟来源，经过一个叫PLL的锁相环功能部件，输出...
FPGA新闻资讯
评分
回复
分享
liximomo
4年前更新
102次阅读
关注
FPGA时序约束理论篇之IO约束
I/O约束
I/O约束是必须要用的约束，又包括管脚约束和延迟约束。
管脚约束
管脚约束就是指管脚分配，我们要指定管脚的PAC...
Xilinx-AMD
评分
回复
分享
liximomo
4年前更新
87次阅读
关注
在 xilinx Versal FPGA中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作
本篇博文旨在演示如何通过 NoC 从 Versal™ 应用处理单元 (APU) 访问 AXI BRAM。 设计示例是使用 Vivado® 2020.2 版本创...
+8
Xilinx-AMD
评分
回复
分享
liximomo
4年前更新
69次阅读
关注
如何使用2022.1版本工具链实现ZCU102 USB启动（下）
作者：Gaofeng，AMD 赛灵思开发者根据上篇的博客把启动镜像制作完成后，进行测试：插好USB线和串口，设置ZCU102上的拨码开关SW6[...
Xilinx-AMD
评分
回复
分享
liximomo
3年前更新
68次阅读
关注
FPGA做正则匹配和网络安全，究竟有多大的优势？
网络安全已经被提升为国家战略的高度，高校里面的新增的一级学科，前几年，中央网信办、教育部公布了“一流网络安全学院建设示范...
+14
FPGA新闻资讯
评分
回复
分享
liximomo
4年前更新
62次阅读
关注
大家一致避免使用的锁存器为什么依然存在于FPGA中？我们对锁存器有什么误解？
前言
在FPGA的设计中，避免使用锁存器是几乎所有FPGA工程师的共识，Xilinx和Altera也在手册中提示大家要慎用锁存器，除非你...
+4
Xilinx-AMD
评分
回复
分享
liximomo
4年前更新
55次阅读
关注
Vivado调试小结：ILA debug中的数据也许并不可信
FPGA的调试是个很蛋疼的事，即便Vivado已经比ISE好用了很多，但调试起来依旧蛋疼。即便是同一个程序，FPGA每次重新综合、实现后结果都多多少少会有所不同。而且加入到ila中的数据会占用RAM资源，影响布局布线的结果。
尤其是在时序紧张的情况下，ila...
Xilinx-AMD
1
回复
分享
liximomo
4年前更新
54次阅读
关注
FPGA时序约束实战篇之伪路径约束
伪路径约束 在本章节的“2 约束主时钟”一节中，我们看到在不加时序约束时，Timing Report会提示很多的error，其中就有跨时...
Xilinx-AMD
评分
回复
分享
liximomo
4年前更新
52次阅读
关注
FPGA时序约束之Vivado辅助工具
时序约束辅助工具
上面我们讲的都是xdc文件的方式进行时序约束，Vivado中还提供了两种图形界面的方式，帮我们进行时序约束：...
Xilinx-AMD
评分
回复
分享
liximomo
4年前更新
46次阅读
关注
fpga实操训练（vga测试）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】我自己读书那会，买的电脑还是以台式机居...
+4
FPGA常见问题
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
