首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
21
更多资料
搜索内容
FDD-RTL
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
6
版块
0
帖子
1
粉丝
0
35天前
感谢分享
评论于：
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之 Hot Plug Detection, DDC, and EDID
1年前
评论于：
Zynq-7000示例设计 – 从块RAM到OCM的高速缓存相干CDMA传输
1年前
数字信号处理的连接失效了
评论于：
最全的FPGA接口协议spec和数字设计书籍分享
3年前
我觉得状态1，空闲就是没有脉冲，做一个上升沿检测，检测到上升沿进入状态2，状态2再判断是波形还是抖动，波形的话开始计数，抖动回到空闲。在状态2检测有两个连续的0，认为波形间歇了。跳出状态2.进入结束。在结束位输出计数值。结束之后返回空闲状态。
@wxyz
评论于：
新手请教FPGA测量间歇性脉冲计数的思路
3年前
A段到其他段设置flag,通过FLAG进行状态切换，使用状态机进行采集计数
评论于：
新手请教FPGA测量间歇性脉冲计数的思路
3年前
不能下载
评论于：
华为 HuaWei Verilog 编码规范.pdf
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
![表情[fendou]-ChipDebug](https://chipdebug.com/wp-content/themes/zibll/img/smilies/fendou.gif)