首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
294
更多资料
搜索内容
大山雀
2枚徽章
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
2
版块
0
帖子
5
粉丝
0
发布
5
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
大山雀
3年前发布
106次阅读
关注
求助我的ZYNQ的UART使用EMIO脚不成功
写项目时发现使用emio没有用，于是拿hello word工程做实验，确实没有成功。然后Generate output products,Create HDL wrapper,综...
Xilinx-AMD
评分
3
分享
大山雀
3年前发布
91次阅读
关注
有没有遇到ZYNQ PS调试很不稳定的
如题，尤其是大工程的调试后期简直地狱。下载，调试，单步等基本操作的成功率很低，经常无法下载或者进入调试，不知是环境的问题还是下载器的问题。
芯片为ZYNQ 7Z020,Vitisv版本为2023.1,下载器为Cable。
Xilinx-AMD
评分
1
分享
大山雀
3个月前发布
52次阅读
关注
提问
关于Vivado开发理念想问。。
（个人观点预警）通过思考发现了编写子模块不一定非要封装成IP核；在自定义IP核项目中，原计划是按照赛灵思核开发板教程推荐的方式，写完后封装成IP核，然后在顶层的工程中调用IP，连接。由于此IP无法通过写tb进行验证，所以修改代码后需要先后综合IP的工程和...
Xilinx-AMD
评分
2
分享
大山雀
11个月前发布
23次阅读
关注
求助！自定义IP核无法再次修改
在调试一个自定义IP核，发现对IP核工程里的.v源文件做的修改无效。排查后发现是顶层工程会复制一份源文件到.gen目录里，架空了原本的源文件。好比我的自定义IP核里的源文件是LOGIC.v，顶层工程在导入IP时会复制一个LOGIC1.v来并以此为准，对LOGIC.v的修改并不...
Xilinx-AMD
评分
回复
分享
大山雀
27天前发布
22次阅读
关注
为什么ZYNQ SOC的JTAG会这么不稳定，工作没法干了已经
我一共买过两块微相的，一块原子的，一块米联的和两块国产的pluto板子。下载器有四个：原子的，小梅哥的和一个盗版的Cable和一个我自己做的。其中只有原子那一块板子用起来很稳定，其他的JTAG都连接不稳定，微相和米联的板子大概有10%的概率连接失败。米联也...
Xilinx-AMD
评分
1
分享
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
