首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
166
1
更多资料
搜索内容
宁好
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
3
版块
0
帖子
3
粉丝
1
发布
3
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
宁好
3年前更新
65次阅读
关注
提问
安路板子 新手时序有点弄不明白 求大佬梳理
按手册 我选的时钟频率为16MHz 那Dclk=62.5nm 请问这个N值等于多少怎么计算 总感觉时序对不上 请问有没有大佬给梳...
Anlogic-安路
评分
8
分享
宁好
3年前发布
52次阅读
关注
为什么不赋值啊 大佬救命
为什么语法也没错 赋值语句也给了 计数器clk_cnt16也是正常增加 但是SIN不按照clr赋值？？？大佬帮帮我吧
Xilinx-AMD
1
1
分享
宁好
3年前发布
49次阅读
关注
语法问题求解答
有没有大佬告诉我 我这个语法咋错了 问了gpt说没问题 。。。 说是 syntax errow near and 还有syntax errow near ） 还...
FPGA常见问题
0
2
分享
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
