首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
更多资料
搜索内容
游旭坤
1枚徽章
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
1
版块
0
帖子
0
粉丝
0
2年前
您好，我是一名芯创客的客户，我在用土豆派3.0的时候遇到了一个问题，就是我发现我的一部分代码在生成RTL的时候会有一些管脚没接上，同时其所在的网络整个丢失，包括我定义的一些寄存器和wire，并且时好时坏，找不到解决方法，请问您能帮忙看看吗[图片] [代码] 备注：其中pll是把板载10M时钟倍频到40M,然后bram是位宽12，大小为8000的eram9k单口，端口例化是全的。另外综合时既没有警告也没有报错，但是报告却没有正常生成[图片]
评论于：
PotatoPie 4.0 实验教程(33) —— FPGA实现摄像头视频图像叠加
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
