请问是不是写成两段式的状态机这种编码方式才有效。一段式的话，如何确保在状态跳转时，之前的状态索引位清0了？例如状态从IDLE跳到RUN，那么state[IDLE]这时候还是1吗

看你这个代码，这么简单的寄存器，我觉得不存在pixclk有输出，而rwclk无输出的情况，或者说综合工具不会傻到把这种代码也优化掉，我记得lattice的综合工具是synplify，哦，忘了天杀的，它默认好像是LATTICE的LSE作为综合工具的，那玩意好多年不维护了，有些莫名其妙的问题也正常，麻烦的是你找不到解决方案的，建议你先综合工具改为synplify pro试试吧，

对的！因为这会被fpga认为是没有意义的。

看一下代码，实际上这些引脚没有生成逻辑电路
你看看你的顶层文件是不是对的
顶层文件没指定会出现这个问题