LATTICE FPGA 发现资源用多iddr接收到的数据异常，应该怎样解决？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

评分

- ii1397作者0
  @yinhk 调小多少？
  9年前@yinhk回复
- ii1397作者0
  @yinhk 输出，输入是同时实用的。输出oddr全部正常, 对方是收到我通过oddr发送的数据的, 会不会是时序问题・_・?41mhz?是指什么？ddr时钟，我们是用125m。
  9年前@yinhk回复
- ii1397作者0
  @yinhk 应该不会。因为我有一个网口测试工程，8个网口全开的是正常的。现在这个工程和之前测试工程的差别别就是模块多了，全功能版。在这个全功能版本的基础上屏蔽7个网口，只留一个网口，那么这个也是正常的。如果是窜扰，那么测试版本也应该有错
  9年前@yinhk回复