有个问题请教各位。如果我的PLL的输出和输入频率相同，能够保证两个时钟的相位一致吗？

有个问题请教各位。如果我的PLL的输出和输入频率相同，能够保证两个时钟的相位一致吗？
PLL的零延时缓存模式是不是可以实现这个功能？
外部给一个参考时钟，然后输出时钟跟输入同频，但是相位差有要求。