正在做 ecp3-35-484+ 2pcs 4G ddr3 的项目，目前管脚评估的时候发现 add 13 14 15，布线阶段报错，换成其他管脚 比如J3，aa4，aa5，w4，w5，ab3，ab4，ab5，ab6都是一样的报错。请麻烦大伙帮忙看看是不是需要加其他约束才可以，谢谢 ?
正在做 ecp3-35-484+ 2pcs 4G ddr3 的项目，目前管脚评估的时候发现 add 13 14 15，布线阶段报错，换成其他管脚 比如J3，aa4，aa5，w4，w5，ab3，ab4，ab5，ab6都是一样的报错。请麻烦大伙帮忙看看是不是需要加其他约束才可以，谢谢 ?
虽然仍然没有搞清楚兄弟你说的ODDRX、bottom、left，不过按你说的改成PL开头的引脚后就编译通过了。谢谢！