即使我在Crosslink的MCLK频率中设置48MHz的MCLK频率,为什么还是24 MHz?-Lattice-莱迪斯论坛-FPGA CPLD-ChipDebug