大佬们，求更新ef2核心板例程！-Anlogic-安路社区-FPGA CPLD-ChipDebug

评分

- asdilllik作者0
  大佬，woy 上面这个图是复制的，不行，我下面自己编写了一个可以实现计数输入脉冲，但是不会弄占空比和频率....上面那个我也不懂为什么没有进入，是因为时钟没有触发吗
  11个月前回复
- asdilllik作者0
  大佬我Verilog编程太菜了，我还是先学教程去了
  11个月前@ICMaker回复
- asdilllik作者0
  大佬，你们有安路科技交流群吗，论坛里交流还是有点慢，有QQ群，微信群吗，我是嵌入式开发工程师，只会点c语言，想进群交流下verilog
  11个月前@ICMaker回复
- asdilllik作者0
  大佬，这个代码怎么和引脚对应起来，不知道怎么设置输入引脚对应这个核心代码嘤嘤嘤
  11个月前@ICMaker回复
- asdilllik作者0
  我直接把你的代码复制到我们串口例程上，增加了引脚约束，32位数据改成7位，赋值给tx做发送，测下来只有pulse_in有10101010，其他变量都是0
  11个月前@ICMaker回复
- asdilllik作者0
  大佬，我测下来，输入信号时候，pulse_in是有数据的，但是counter和 frequency都没有数据，是代码哪里不对吗
  11个月前@ICMaker回复
- asdilllik作者0
  谢谢，感谢大佬，我没有，我问的说正点原子的不能直接用在这个板子上，所以只能来这里求助了，我来下进去一下大佬的程序
  11个月前@ICMaker回复