UART 调试时遇到的IO输出问题-Anlogic-安路社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复2
    查看全部
    最新最热
    • 胡天西的头像-ChipDebug胡天西等级-LV1-ChipDebug作者0
      评论图片-ChipDebug 改成这样了, 只开一行对应的有输出 两行都开就没输出
      10个月前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面