首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
22.3W+
1
更多资料
搜索内容
Altera_wiki
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
7
版块
0
帖子
1.7W+
粉丝
1
发布
16956
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
Altera_wiki
8年前发布
10次阅读
关注
LogiCORE FlexRay v1.1 – 9.1i IP Update 3的发行说明和已知问题
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Altera-Intel
评分
1
分享
Altera_wiki
8年前发布
68次阅读
关注
14.2 MicroBlaze微控制器系统 – “NgdBuild：989 – 无法处理BMM信息microblaze_mcs_merged.bmm ……”
描述如果将MicroBlaze Micro Controller System添加到ISE项目中，则在将BMM文件添加到Translate选项后，使用-bm开关会导致错误。 ISE控制台上显示以下错误： 错误：NgdBuild：989 - 无法处理BMM信息microblaze_mcs_merged.bmm INTERNAL_ERROR :: 45 - 对于'Ad...
Altera-Intel
评分
1
分享
Altera_wiki
4年前更新
235次阅读
关注
Zynq-7000示例设计 – 通过EMIO的GMII以太网
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Altera-Intel
评分
10
分享
Altera_wiki
8年前发布
76次阅读
关注
LogiCORE RapidIO – 调试SRIO核心中的初始化问题
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Altera-Intel
评分
2
分享
Altera_wiki
8年前发布
27次阅读
关注
6.1i / 5.2i / 5.1i COMPXLIB – 当我为VCS编译时，错误报告“[V2KS]使用Verilog 2000 IEEE 1364-2000语法。请使用+ v2k编译”
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Altera-Intel
评分
1
分享
Altera_wiki
8年前发布
16次阅读
关注
12.1已知问题 – 时序 – 为什么时序分析器的数据表部分中的扩展不等于Tdick / Tckdi？
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Altera-Intel
评分
1
分享
Altera_wiki
8年前发布
27次阅读
关注
13.4 XST – 在综合期间错误地给出了“错误：HDLCompiler：1128”
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Altera-Intel
评分
1
分享
Altera_wiki
8年前发布
37次阅读
关注
在哪里可以下载Altera FMC环回子板的Schematic？
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Altera-Intel
评分
1
分享
Altera_wiki
8年前发布
68次阅读
关注
用于Kintex-7 FPGA用户指南v1.1（UG810）的KC705评估板 – 表1-14中SFP_RS1板连接不正确
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Altera-Intel
评分
1
分享
Altera_wiki
8年前发布
48次阅读
关注
为什么Soft LVDS Intel FPGA IP v18.0无法打开进行编辑
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Altera-Intel
评分
1
分享
Altera_wiki
8年前发布
80次阅读
关注
Zynq-7000示例设计 – 从块RAM到OCM的高速缓存相干CDMA传输
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Altera-Intel
评分
1
分享
Altera_wiki
8年前发布
13次阅读
关注
10.1 ChipScope Pro – “错误：Xst：1617 – 处理TIMESPEC TS_U_TO_D：用户TIMEGRP'D_CLK'必须先在FROM / TO约束中定义。”
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Altera-Intel
评分
1
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
