6.1i / 5.2i / 5.1i COMPXLIB – 当我为VCS编译时，错误报告“[V2KS]使用Verilog 2000 IEEE 1364-2000语法。请使用+ v2k编译”-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面