不用调了，板子布线问题。

你需要一个40b进40b出的FIFO，将5个8b拼成40b送入，然后后端用取出4个10b. 至于你说的计算延时也就可解了。

• 如下图，LATTICE的IP的默认安装路径为C盘，与下面两个文件夹相关，

[图片]

• 其中的LatticeCore目录是IP的安装目录，
  [图片]

• 将你需要手动安装的IP在该目录下解压：
  [图片]

• 然后打开lsc_env目录里的ipsetting.lst文件添加如下图相应行即可。
  [图片]
  [图片]

• 等号左边是上图IP解压后的名称，右边是IP所在目录。

1. 首先打开clarity designer,然后新建一个IP包工程，接下来一路点下一步。

2. 然后会出现clarity designer的界面。如下图点击界面底部的Lattice IP Server获取IP信息，
[图片]

3. 稍等一会（稍等有可能是几分钟也有可能是半天，视网速而定^_^）就会出现一个在线IP列表

4. 然后在你所需要的DDR3 SDRAM Controller 控制器的IP处右键，选择Install DDR3 SDRAM Controller.
[图片]

5. 然后就是漫长的等待直至安装完成。

6. IP的文档点击下图所示的链接就可以直接打开浏览器下载。
[图片]

1. 关于JTAG接口
你这么画是不对的，注意，除了TCLK是下拉，其它都是上拉，如下图，另外注意PROGRAMN、INITN、DONE、JTAGENB上拉。

[图片]

具体每个引脚的上下拉见官方文档checklist上的表格，如下：

[图片]

[图片]

2. 关于JTAGENB
你在软件中禁用了JTAG_PORT时，如果这个JTAGENB在下拉，则TCK、TDI等可作普通IO，如果JTAGENB上拉则使能JTAG。默认情况下软件是使能了JTAG_PORT的，所以该脚你悬空即可（内部有弱下拉）。

[图片]

如果综合出现不知道什么的错误，建议单独打开synplify进行综合，在synplify里面会显示。

例如下面这个例子，由于工程是WINDOWS上新建的，但是我是在LINUX中打开的，工程中有一些文件路径不对，我于是手工重新添加了这些文件，可是文件中include的路径并没有修改，综合时只报错误9却并无详细说明。

[图片]

于是我打开了synplify

[图片]

点击下面那个错误项，就会打开详细的错误报告。

[图片]

[图片]

我一般都是 打这些的

我也不知道对不对

找找direction-adaptive edge-directed之类的插值方式

我现在就一个serdes和sdi的ip核和一个解rgb和一个显示模块, 硬件说参考时钟调只能调到150M左右，这样是不是不行啦

是的，就是只有一个hmdi转sdi的盒子，而且我看图像都像是缩放的，现在也没器材给我看sdi输出到底是啥图像