lattice fpga 的JTAG接口这么画正确吗？lzh7年前发布13411.我从一哥们的原理图上照抄了这一部分，但是感觉好像跟XILINX的JTAG接口的上下拉情况不一样，不知是否正确，请大伙帮我看看。 2.另外还想请问一下JTAG_EN这个脚是干嘛用的该怎么接？ FPGAlattice
1. 关于JTAG接口
你这么画是不对的，注意，除了TCLK是下拉，其它都是上拉，如下图，另外注意PROGRAMN、INITN、DONE、JTAGENB上拉。
具体每个引脚的上下拉见官方文档checklist上的表格，如下：
2. 关于JTAGENB
你在软件中禁用了JTAG_PORT时，如果这个JTAGENB在下拉，则TCK、TDI等可作普通IO，如果JTAGENB上拉则使能JTAG。默认情况下软件是使能了JTAG_PORT的，所以该脚你悬空即可（内部有弱下拉）。