首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
更多资料
搜索内容
sygf
他很忙，正在debug...
关注
商品列表
文章
0
收藏
6
评论
2
版块
0
帖子
0
粉丝
0
文章
0
帖子
6
商品
0
排序
收藏时间
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
Poison
1年前更新
2140次阅读
关注
EDA仿真调试软件VCS2020和Verdi2020下载分享
该帖子部分内容已隐藏
付费阅读
已售 52
50
积分
黄金会员
45
钻石会员
40
登录购买
此内容为付费阅读，请付费后查看
Anlogic-安路
8
87
分享
XYShaoKang
3年前更新
61次阅读
关注
二进制转BCD码模块
01概述BCD码（Binary-Coded Decimal），用4位二进制数来表示1位十进制数中的0~9这10个数码，是一种二进制的数字编码形式，用二...
+3
FPGA常见问题
评分
回复
分享
forkwave
3年前更新
228次阅读
关注
精
set_input_delay如何约束？
首先还是需要明确一点，这个约束没有延迟的作用，如果需要对输入信号做延迟，就要使用IODELAY这种原语。
什么是input_delay？
...
+2
FPGA常见问题
评分
回复
分享
forkwave
3年前更新
321次阅读
关注
精
set_output_delay如何约束？
上一篇我们讲过set_input_delay：
set_input_delay如何约束？
什么是output_delay？
顾名思义，output_delay就是指输出端口...
+3
FPGA常见问题
评分
1
分享
yang9527
3年前更新
3174次阅读
关注
Synopsys2020及以上版本安装方法
该帖子部分内容已隐藏
付费阅读
已售 67
3
积分
登录购买
此内容为付费阅读，请付费后查看
Anlogic-安路
7
20
分享
Poison
2年前更新
1099次阅读
关注
Synopsys Cadence 最新EDA软件分享，含VCS DC DVE Verdi Spyglass Hspice ICC2 PT Libcompiler Synplify Coretools Fm indago XCELIUMMAIN INNOVUS 等
该帖子部分内容已隐藏
付费阅读
已售 23
10
积分
黄金会员
9
钻石会员
8
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
1
33
分享
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
