首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
1560
1
更多资料
搜索内容
jianwenjuan
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
2
版块
0
帖子
16
粉丝
1
发布
16
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
jianwenjuan
3年前更新
358次阅读
关注
基于FPGA的cy7c68013a双向通信教程
该帖子部分内容已隐藏
付费阅读
已售 5
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
2
分享
jianwenjuan
3年前更新
74次阅读
关注
Vivado 用户指南：逻辑仿真
仿真是在软件环境内对真实的设计行为进行仿真的进程。仿真有助于通过注入激励并观察设计输出来验证设计的功能。本章提供了仿真进...
Xilinx-AMD
评分
回复
分享
jianwenjuan
3年前更新
33次阅读
关注
AMD 推出 Versal Premium 系列 VPK180 评估套件
Eric Nguyen
Versal 自适应 SoC 评估套件产品营销经理
AMD 宣布推出 Versal™ Premium 系列 VPK180 评估套件，通过使用 112G PAM...
FPGA新闻资讯
评分
回复
分享
jianwenjuan
3年前更新
55次阅读
关注
新环境、新起点，安路科技子公司成都维德青云乔迁揭牌仪式圆满举行
东风随春归，发我枝上花，春天是出发的季节，2023年2月27日，上海安路信息科技股份有限公司（下简称：安路科技）子公司成都维德...
+4
FPGA新闻资讯
评分
回复
分享
jianwenjuan
4年前更新
72次阅读
关注
FPGA工程师应如何挑选ADC和DAC
将具有信号处理功能的FPGA与现实世界相连接，需要使用模数转换器(ADC)或数模转换器(DAC)一旦执行特定任务，FPGA系统必须与现实世...
+5
Xilinx-AMD
评分
回复
分享
jianwenjuan
4年前更新
35次阅读
关注
FPGA需求旺盛，英特尔公布最新路线图
在过去几年，因为AI、数据中心和5G的火热，FPGA过去几年的关注度正在大增。正如英特尔数据中心与人工智能集团副总裁兼可编程解决...
FPGA新闻资讯
评分
回复
分享
jianwenjuan
4年前更新
20次阅读
关注
2022英特尔® FPGA中国技术周——11月18日网络日
11月14日至18日，2022英特尔® FPGA中国技术周（IFTD）将与全球各市场同步线上举办，来自国内外的技术专家将在五天的时间里，从...
FPGA新闻资讯
评分
回复
分享
jianwenjuan
4年前更新
26次阅读
关注
全新英特尔® Agilex™ FPGA 和 SoC 家族产品：更低功耗搭配更高性能
在近日于硅谷举办的英特尔 On 技术创新峰会上，英特尔预先展示了代号为 Sundance Mesa 的英特尔® Agilex™ FPGA 和 SoC 家族新品。该系产品采用英特尔® Agilex™ FPGA 家族早期产品的多项创新技术，为边缘应用、嵌入式应用和网络应用带来出色的能效表...
FPGA新闻资讯
评分
回复
分享
jianwenjuan
4年前更新
158次阅读
关注
FPGA时序约束理论篇之时钟周期约束
时钟周期约束
时钟周期约束，顾名思义，就是我们对时钟的周期进行约束，这个约束是我们用的最多的约束了，也是最重要的约束...
+6
Xilinx-AMD
评分
回复
分享
jianwenjuan
4年前更新
34次阅读
关注
FPGA时序约束理论篇之建立保持时间
读万卷书--时序约束理论篇
1. 周期约束理论
首先来看什么是时序约束，泛泛来说，就是我们告诉软件（Vivado、ISE等）从哪个pi...
Xilinx-AMD
评分
回复
分享
jianwenjuan
4年前更新
51次阅读
关注
FPGA时序约束理论篇之时序路径与时序模型
时序路径
典型的时序路径有4类，如下图所示，这4类路径可分为片间路径（标记①和标记③)和片内路径（标记②和标记④）。
...
+3
Xilinx-AMD
评分
回复
分享
jianwenjuan
4年前更新
54次阅读
关注
如何理解HLS Block-level输入输出信号之间的时序关系
默认情况下，Vitis HLS会对待综合的C函数使用ap_ctrl_hs接口，这其实是一种握手方式。在这个接口中，我们会看到ap_start、ap_idl...
Xilinx-AMD
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
