首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
3373
更多资料
搜索内容
Jackle910
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
4
版块
0
帖子
23
粉丝
0
发布
23
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
Jackle910
4年前更新
201次阅读
关注
CAN总线为什么要有两个120Ω的终端电阻
CAN总线为什么要有两个120Ω的终端电阻
CAN总线两端必须连接终端电阻才可以正常工作，终端电阻应该与通讯电缆的阻抗相同，典型值...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
54次阅读
关注
FPGA时序约束理论之伪路径
1. 什么是伪路径？
伪路径指的是该路径存在，但该路径的电路功能不会发生或者无须时序约束。如果路径上的电路不会发...
FPGA常见问题
评分
回复
分享
Jackle910
3年前更新
962次阅读
关注
vcs -fgp 仿真加速功能
加速原理正常仿真任务提交到机器上后，采用单核仿真。通过将线程与cpu多核进行绑定，设置亲和性affinity，来提高仿真速度。一般...
FPGA常见问题
评分
回复
分享
Jackle910
3年前更新
107次阅读
关注
将fsdb波形中的信号值保存到TXT文档中
语法fsdbreport fsdb_file_name [-f config_file]
[-bt time[unit]] [-et time[unit]]
[-nocase] [-w column_width] [-o outpu...
FPGA常见问题
评分
回复
分享
Jackle910
3年前更新
109次阅读
关注
从三十年前说起，最全FPGA架构演进史介绍
摘要：自三十多年前问世以来，现场可编程门阵列(FPGAs)已被广泛用于实现来自不同领域的无数应用。由于其底层的硬件可重新配置性...
+20
FPGA新闻资讯
评分
回复
分享
Jackle910
3年前更新
223次阅读
关注
FPGA数字图像显示原理与实现(Verilog)
目录/contents● 视频图像接口概述● VGA视频接口● HDMI视频接口● VGA与HDMI对比● 图像显示时序分析● 图像显示时序● 不同分...
+7
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
191次阅读
关注
XILINX FPGA各型号差异对比
FPGA的优点及ASSP
FPGA可以提供一些其他方案没法提供的独特价值，如高性能、差异化、高灵活性和低功耗。
ASSP( Application Spec...
+16
Xilinx-AMD
评分
回复
分享
Jackle910
4年前更新
34次阅读
关注
40个实用模拟电路小常识
1、电接口设计中，反射衰减通常在高频情况下变差，这是因为带损耗的传输线反射同频率相关，这种情况下，尽量缩短PCB走线就显得异常重要。 2、稳压二极管就是一种稳定电路工作电压的二极管，由于特殊的内部结构特点，适用反向击穿的工作状态，只要限制电流的...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
47次阅读
关注
VCC和GND之间电容的作用
作用：电源输入 / 输出滤波电容，主要用于稳定输出，对稳压有利 电容的主要作用稳压 电源与地之间接电容的原因有两个作...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
88次阅读
关注
FPGA学习-AXI总线协议时序
由于ZYNQ架构和常用接口IP核经常出现 AXI协议，赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序，方便编程。(...
+12
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
211次阅读
关注
Xilinx FPGA PCIE之DMA
PCIe
在PCIE中有两种数据传输方式：DMA(Direct Memory Access)，直接内存访问，在该模式下，数据传送不是由CPU负责处理，而是由一个特殊的处理器DMA控制器来完成，因此占用极少的CPU资源。PIO(Programmed Input-Output)，可编程输入输出，在该模式下，数据传送由CP...
FPGA常见问题
1
回复
分享
Jackle910
4年前更新
65次阅读
关注
FPGA 时序约束 一 如何查看时序错误
1、时序错误的影响
一个设计的时序报告中，design run 时序有红色，裕量（slack）为负数时，表示时序约束出现违例，...
FPGA常见问题
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
