CAN总线为什么要有两个120Ω的终端电阻-FPGA常见问题社区-FPGA CPLD-ChipDebug

CAN总线为什么要有两个120Ω的终端电阻

CAN总线为什么要有两个120Ω的终端电阻

CAN总线两端必须连接终端电阻才可以正常工作,终端电阻应该与通讯电缆的阻抗相同,典型值为120欧姆。其作用是匹配总线阻抗,提高数据通信的抗干扰性及可靠行。

图片[1]-CAN总线为什么要有两个120Ω的终端电阻-FPGA常见问题社区-FPGA CPLD-ChipDebug

 

终端电阻的作用就是吸收信号反射及回波,而如果阻抗不连续以及不匹配便会产生信号反射,从而对传输的信号产生干扰。

 

如果把终端电阻加在单独的两根线上,相当于一个开环的状态。这种连接方式会导致单线上阻抗更加不连续,在末端突然变为0,会导致反射成倍增加。

 

高速CAN所加的两个120欧的电阻实际上模拟的是线束连接无穷远的时候在传输线上产生的特性阻抗(而不是实际阻抗),这是个典型经验值,具体值取决于所采用的线束类型。高速CAN之所以要加终端电阻,是因为高频信号传输时,信号波长相对传输线较短,信号在传输线终端会形成反射波,干扰原信号,所以需要在传输线末端加终端电阻,使信号到达传输线末端后不反射。

 

低速CAN之所以不加终端电阻,是由于波长相对较长,反射和回波较弱。但低速CAN系统的控制单元会有自己独立的终端电阻,它不是连接在CAN-high导线与CAN-low导线之间,而是连接在每根导线对地或对+5V电源之间。如果蓄电池断电,电阻就没有了,这时用万用表无法测出电阻。

 

CAN总线上的电平逻辑

显性:表现为一个超出某个最小阈值差动电压。显性状态会覆盖隐形状态,它在显性位期间发送。

隐性:隐形状态下差分电压近乎为0,在总线空闲或隐性位期间发送隐性状态。

图片[2]-CAN总线为什么要有两个120Ω的终端电阻-FPGA常见问题社区-FPGA CPLD-ChipDebug

 

CAN总线采用双绞线差动信号的优点

增强抗干扰能力

图片[3]-CAN总线为什么要有两个120Ω的终端电阻-FPGA常见问题社区-FPGA CPLD-ChipDebug

 

 

 

请登录后发表评论

    没有回复内容