lattice的ECP5 VERSA板上面有一个ISP时钟管理芯片，也是挂在JTAG链上的，也就是JTAG链上有多个器件，但这个器件却又是LATTICE的REVEAL不能识别的，所以即使你钩上MULIT JTAG DEVICE也没有用。

正确的方法是按照VERSA板的手册上说明的正确设置跳线，让JTAG链上只挂载FPGA，设置方法如下图

[图片]

当然有啊！在 《FPGA Libraries Reference Guide》中描述了。你可以在官网搜索下载

我的做法是用一个标准的系统时钟（用内部PLL倍频到100MHZ）然后将另一个1-4M时钟输入到FPGA的管脚。 FPGA可以计算出它的频率 然后 FPGA内部用100MHZ 分频到那个时钟的4倍

我用过。一般场景用的人不算多，但军工航电用得就蛮多了，所以比你想象的可能要多一些，消费电子几乎没有吧。消费电子用得最多的还是LATTICE。芯片是个好芯片，至于工具有的人说难用，我觉得还好，FPGA工具要说最好用的是ALTERA，然后是XILINX。其实用户体验上这些是能忍就忍，但BUG有时候就让人很无奈了。

哪里不标准？都是符合IPC标准的BGA封装。脚多，有那么可怕吗？一两千个脚的芯片厂家的PCB封装都是怎么画的？你该不是说手工画吧，那确实得累死，各个PCB软件都是有封装生成工具的啊！！！！可以说你平时用的百分之九十的封装都可以用工具填几个参数然后自动生成。

LATTICE官方没有发布过PCB库文件，只有原理图库文件。官网的原理图库和demo板都是用allegro软件。可以参照封装尺寸文档diagram自己画。

1Gpbs 差分晶振可以传输10m，1.5G可以传输8m，2G可以传输2m。 这是我们以前的Serdes用以太网传数据的测试记录。3Gbps和5Gbps的我们没有测试，结果应该不会太好，或者说传输距离很短。
采用均衡、driver芯片可以做20米以上的2.5Gbps传输，但是这个成本是很高的，很少有人会采用。

又是一个还在坚持用XP的。

我鸟个去，自己去官网下啊。。。。