针对Zynq-7000 SoC的设计咨询,USB  –  ULPI接口要求输入保持时间为1 ns-Xilinx-AMD社区-FPGA CPLD-ChipDebug

针对Zynq-7000 SoC的设计咨询,USB – ULPI接口要求输入保持时间为1 ns

描述

Zynq SoC数据手册显示最小保持时间(TULPICKD)至少为1 ns,这意味着最小ULPI PHY时钟输出(CTO)规格为1 ns(包括电路板偏斜调整)。

ULPI规范未规定最小CTO,因此,您应确保您的PHY符合1 ns的Zynq SoC数据手册保持要求。请参考Zynq-7000数据表

TI TUSB1210 PHY最小CTO未指定,但据报道最小CTO为100 ps,与Zynq-7000不兼容。

请查阅供应商的数据手册,以确保PHY满足此要求和所有其他时序规范。

请登录后发表评论

    没有回复内容