描述
在PlanAhead工具中打开详细设计时,会发生以下错误:
Xilinx / 14.2 / ISE_DS / PlanAhead / bin / rdiArgs.sh:95行:11085分段错误“$ RDI_PROG”“$ @”
解
如果在RTL源代码中使用“alias”命令,则会发生此分段错误。
例:
别名reg_31_30:std_logic是COMMAND_REGISTERS(31)(30);
PlanAhead 14.x不支持“别名”命令,并且在打开精心设计时无法正确处理。
要解决此问题,请从RTL中删除别名命令。
没有回复内容