14.3 EDK  – 我可以在PlanAhead和XPS中添加信号进行调试,并在ChipScope中观察结果吗?使用ChipScope分析PlanAhead和XPS信号的正确方法是什么?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

14.3 EDK – 我可以在PlanAhead和XPS中添加信号进行调试,并在ChipScope中观察结果吗?使用ChipScope分析PlanAhead和XPS信号的正确方法是什么?

描述

我有一个PlanAhead项目,其中实例化了一个XPS项目。

当我在PlanAhead和XPS中为调试分配信号时,该工具不会正确分析这两个调试信号。

该工具在ISE中搜索XPS信号,当它找不到它们时,它会在实现中返回错误。

如何克服此错误并使用ChipScope分配PlanAhead和ISE信号进行调试?

有两种方法可以在PlanAhead和XPS中向ChipScope添加信号。

  1. 插入器流 – 您可以在生成网表后直接添加信号进行调试。
    只有在Synthesis运行并且生成了正确的网表后才能分配它。
  2. 生成器流 – 在此实例化设计中的ILA和ICON内核。然后实现它并通过cChipScope探测信号。

尝试使用插入器流并分别在PlanAhead和XPS中分配调试信号时,该工具不允许它。

这是因为PlanAhead和XPS使用的是通用调试核心,从而导致冲突。

PlanAhead工具搜索chipscope.xml文件中给出的XPS调试信号,当它找不到它时,它将返回错误。

通过ChipScope分析XPS和PlanAhead信号的正确方法

要过度如果出现此错误并正确分配PlanAhead和XPS信号以进行同时调试,则可以使用Generator流程。

在此流程中,您需要在XPS和ISE文件中单独实例化ILA核心。

然后在XPS顶层模块中实例化ILA内核,并将XPS中的调试信号连接到ILA的顶层模块实例。

通过为调试信号实例化ILA内核,在PlanAhead中执行相同操作。

然后在PlanAhead中实例化ICON核心。

将ILA信号(来自XPS和ISE)的输出连接到PlanAhead中的ICON内核。

现在您可以使用ChipScope,它将检测XPS和ISE调试内核。

下图显示了如何执行此操作:

XPS_PlanAhead_Chipscope_Debug.png

请登录后发表评论

    没有回复内容