为什么ALDEC活跃HDL报告我的设计的大小已经超过格网版的最大容量?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug