ISE 14.3  – “错误:比特流:188  – 错误的时间戳”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

ISE 14.3 – “错误:比特流:188 – 错误的时间戳”

描述

在BitGen 14.3中,即使仍然生成位文件,也会发生以下错误:

“错误:比特流:188 – 糟糕的时间戳”

如果BitGen在日本时间格式机器上运行,则会显示以下错误:

“错误:比特流:188 – 糟糕的时间戳”2012年10月29日星期二10:2:52“。预期”YYYY / MM / DD HH:MM:SS“。
“错误:比特流:188 – 糟糕的时间戳”2012年10月29日星期二10:2:52“。预期”YYYY / MM / DD HH:MM:SS“。
“错误:比特流:188 – 糟糕的时间戳”2012年10月29日星期二10:2:52“。预期”YYYY / MM / DD HH:MM:SS“”

这是运行Windows机器的问题,其中LANGUAGE环境变量设置为“日语”。

可以使用生成的位文件。将时间格式更改为“英语”可以避免此错误。

此问题计划在ISE Design Suite 14.4中修复。

请登录后发表评论

    没有回复内容