如何在ABEL模块中为总线创建原理图符号？

ABEL语言没有办法直接为引脚定义总线。

总线通常用内部定义的总线定义。

这是一个例子：

声明CK引脚;

“时钟输入

Q8..Q0引脚istype’reg’;

“反输出
count = [Q8..Q0];

“创建内部总线

EQUATIONS count.clk = CK;

“使用内部总线名称进行逻辑实现
count：= count + 1;

1. 问题：
2. 虽然原理图工具允许用户从任何ABEL模块生成符号上的总线，但用户经常会遇到类似于以下内容的错误：
3. “逻辑错误13534：子模块’count512’的信号’Q_0_’不能在接口中使用。只允许引脚。”
4. 这表示较低级别的信号名称与顶级名称不匹配。
5. 顶层原理图信号名称Q [0：8]被转换为Q_0，Q_1等。它们与Abel引脚名称Q0，Q1等不匹配。
6. 解：
7. 用户可以编辑符号，将总线名称Q [0：8]链接到实际的引脚名称Q0 … Q8。
8. 按照下面列出的步骤允许用户删除错误。
9. 打开包含总线符号的顶级逻辑示意图文件（count512）
10. 单击编辑=＆gt;符号

单击原理图编辑器中的符号（count512） – 打开符号编辑器并显示count512

单击编辑=＆gt;属性=＆gt;引脚名称位置 – 打开对话框“引脚名称”，并选中“不显示”
。单击引脚端口Q [0：8] – 现在禁用Q [0：8]
。单击Add =＆gt; Text，然后输入“Q [0：8]”并放入符号
。单击编辑=＆gt;属性=＆gt;引脚属性
。在引脚属性对话框中，单击Q [0：8]，并将其更改为Q0，Q1，Q2，Q3，Q4，Q5，Q6，Q7，Q8
。保存符号编辑器并将其关闭
。保存原理图
。现在重新运行设计流程，错误消息应该消失。