Zynq-7000,EDK 14.2  – 睡眠功能可能导致时序错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Zynq-7000,EDK 14.2 – 睡眠功能可能导致时序错误

描述

在14.2中,基于CP15计数器的独立BSP呼叫功能中的睡眠功能。

CP15计数器是一个32位计数器,容易发生溢出,可能导致错误的时序信息。

在14.3中,使用全局定时器代替CP15计数器,并提供准确的定时信息。

当使用14.3睡眠功能时,应重新评估在14.2中建立的定时常数。

请登录后发表评论

    没有回复内容