Vivado约束 – 使用create_generated_clock时-combinational和-divide_by有什么区别?-Xilinx-AMD论坛-FPGA CPLD-ChipDebug

Vivado约束 – 使用create_generated_clock时-combinational和-divide_by有什么区别?

描述

Vivado Tcl参考指南包括第140页的以下内容:

“-combinational – (可选)定义组合路径以创建”-divide_by 1“生成的时钟”

当使用-divide_by {1}开关已经完成此操作时,为什么需要新的开关?

我将使用这种组合交换机的情况是什么?

-combinational:

此类生成时钟的源延迟路径仅包括主时钟传播的逻辑。

源延迟路径不流经顺序元件时钟管脚,透明锁存器数据管脚或其他生成时钟的源管脚。

此选项不适用于操作时钟的逻辑,例如CMB(时钟修改模块)。

-被除以:

-divide_by arg – (可选)将主时钟的周期除以指定值,以建立生成的时钟对象的周期。

请登录后发表评论

    没有回复内容