为什么当我用MultuimS100B编译库模块CLKDIB时,我会抱怨一个释放引脚?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

为什么当我用MultuimS100B编译库模块CLKDIB时,我会抱怨一个释放引脚?

VHDL—2008增加了一个名为“发布”的关键词,你可以参考以下网站:
HTTP//www. DouLo.COM/NeNWOW/VHDLI DealthsSugID/VHDLLY88/VHDLL200 XXY小

我们在模块CKDIVB中也有一个名为“释放”的端口。这种冲突导致编译器变得混乱。编译器认为我们使用关键字“释放”,实际上,“释放”是一个端口。

您可以尝试以下步骤来避免此错误:单击“编译->编译选项”,在VHDL项中,应将值设置为使用10762002。

请登录后发表评论

    没有回复内容