Zynq-7000 SoC  – 如何处理未使用的MIO_VREF引脚?-Xilinx-AMD社区-FPGA CPLD-ChipDebug