Vivado Synthesis是否支持非对称读/写端口宽度块RAM推理?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Vivado Synthesis是否支持非对称读/写端口宽度块RAM推理?

描述

Vivado Synthesis是否支持非对称读/写端口宽度块RAM推理?

从2014.1开始, 默认情况下,Vivado Synthesis支持具有Block RAM推理功能的对称读/写端口。

在2013.3和2013.4版本中,也支持此功能,但必须使用以下TCL参数才能启用此功能。

 set_param synth.elaboration.rodinMoreOptions“rt :: set_parameter supportAsymRam true” 

在2013.3之前,Vivado Synthesis不支持非对称读/写端口宽度块RAM推断。

请登录后发表评论

    没有回复内容