描述
我想将我的Vivado设计项目提交给Xilinx进行测试或重现我所见过的问题。但是，由于专有问题，我宁愿不提供完整的设计。
有没有办法创建我的设计版本，其逻辑被剥离？
解
在写出检查点或EDIF文件时，可以使用logic_function_stripped选项。所有逻辑方程都应转为XOR，所有RAM的内容都为零。
write_edif -logic_function_stripped
write_checkpoint -logic_function_stripped
write_verilog -logic_function_stripped
没有回复内容