EDK 14.2 Zynq-7000 FSBL  – 设置axi端口(特别是HP端口)后,InitPcap功能重置HP端口上的设置-Xilinx-AMD社区-FPGA CPLD-ChipDebug

EDK 14.2 Zynq-7000 FSBL – 设置axi端口(特别是HP端口)后,InitPcap功能重置HP端口上的设置

描述

在设置axi端口(特别是HP0和32位的1)之后,似乎InitPcap()函数会执行复位,看起来它会清除HP端口上的32位设置。

在14.2中,FSBL存在一个问题,它将重置控制HP端口是配置为32位还是64位的寄存器。临时解决方法是通过添加以下行来修改FSBL项目中的main.c文件:

ps7_config(ps7_peripherals_init_data);

在函数main()的末尾附近发现以下行之前:

/ *锁MIO所以应用程序不能乱用控制寄存器* /
SlcrLock();
FsblHandoff(HandoffAddress);

该计划是为了解决14.3版本中的问题。

请登录后发表评论

    没有回复内容