Zynq-7000 SoC,引导IOP  –  SDIO引导模式测试MIO引脚0上的卡检测-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Zynq-7000 SoC,引导IOP – SDIO引导模式测试MIO引脚0上的卡检测

描述

在SD存储卡引导序列期间,BootROM将MIO引脚0上的逻辑电平读取为SD卡检测。在SDIO引导过程中,MIO引脚0必须为低电平。

如果引脚为高电平,SD存储卡BootROM进程将失败,因为BootROM将假定没有可用的SD卡。设计意图是让BootROM访问SD卡而不测试卡检测状态。

影响: 次要。
解决方法: 在SDIO引导序列期间将MIO引脚0设置为低电平。
受影响的配置: 使用SDIO引导模式的系统。
受影响的器件版本:

参考 (Xilinx答复47916) – Zynq-7000 SoC芯片版本差异

修订记录
11/19/2012 – 更新了解决方案,说’在SDIO引导序列期间将MIO引脚0设置为低电平 ‘。

请登录后发表评论

    没有回复内容