Zynq-7000 SoC,SPI / Quad-SPI  – 四SPI寄存器LPBK_DLY_ADJ必须手动设置为0-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Zynq-7000 SoC,SPI / Quad-SPI – 四SPI寄存器LPBK_DLY_ADJ必须手动设置为0

描述

当Quad-SPI I / O接口与其内部环回时钟一起使用时,qspi.LPBK_DLY_ADJ [4:0]寄存器的值必须设置为0.该字段必须由FSBL或用户应用程序明确设置。

影响: 不重要的。
解决方法: 当它是启动器件。
受影响的配置: 使用Quad-SPI接口但不以Quad-SPI模式启动的系统。
受影响的器件版本: 请参阅(Xilinx答复47916) – Zynq-7000设计咨询主答复记录
请登录后发表评论

    没有回复内容