Vivado – 如何从Vivado IDE中写出源文件列表（Verilog，VHDL，网表等）？

描述

我想写出一个已添加到我的Vivado项目的源文件列表。如何才能做到这一点？

解

您可以在Tcl控制台中使用get_files命令：

％get_files

如果您想要特定类型，请使用：

％get_files -filter {FILE_TYPE == Verilog}

如果您真的想知道源集中的源文件是什么，请使用：

％get_files -of_objects [get_filesets sources_1]