为什么我用LATTCIE FPGA ECP5的HDMI IP发现时钟信号有，但是CDR却锁不住？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • lzh的头像-ChipDebuglzh等级-LV1-ChipDebug0

      HDMI 接收过来的数据 参考时钟都是源端给的 如果CDR锁不住 基本就是电源或者线路问题 不会是其他原因 你能看到时钟是因为内部的PLL自震

      7年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面