LogiCORE IP Aurora 8B10B和Aurora 64B66B的设计咨询主答复记录-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE IP Aurora 8B10B和Aurora 64B66B的设计咨询主答复记录

描述

设计咨询答复记录是针对当前正在进行的设计重要且被选择包含在Xilinx警报通知系统中的问题创建的。

有关Aurora 8B10B IP的所有当前发行说明和已知问题的列表,请参阅“IP发行说明指南”:

http://www.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

2013年1月21日提醒的设计咨询:

2013年1月21日 (Xilinx答复53304) Aurora 8B10B v8.3的设计咨询 – 7系列GTX / GTH收发器和Zynq-7000 SoC收发器的OOB属性设置更新

2013年10月28日提醒的设计咨询:

2013年10月28日 (Xilinx答复51554) Aurora 64B66B v8.1或更早版本的设计咨询 – 核心初始化在连续的RESET和PMA_INIT输入上不一致

2015年8月3日提醒的 设计 咨询:
2015年8月3日 (Xilinx答复64793) Aurora 8B10B v11.0(或)之前的设计咨询 – Artix-7 GTP – Simplex RX内核不会取消置位MMCM复位,因此RXRESETDONE不是HIGH

2016年5月9日提醒的设计咨询:

2016年5月9日 (Xilinx答复66963) Aurora 8B10B v11.0 Rev2或更高版本的设计咨询 – Artix-7 GTP – 定期为Verilog IP切换频道

修订记录:

2013年1月21日 初始发行
2013年10月28日 更新了DAAR#51554
2015年8月3日 更新了DAAR#64793
2016年5月9日 更新了DAAR#66963
请登录后发表评论

    没有回复内容