Vivado  – 如何定义verilog宏?-Xilinx-AMD论坛-FPGA CPLD-ChipDebug