Zynq-7000 SoC,USB  – 将dTD添加到Primed端点可能无法识别-Xilinx-AMD社区-FPGA CPLD-ChipDebug