Vivado综合 – 对于真正的双端口RAM编码样式,当两个端口在同一个always / process块中指定时,Vivado Synthesis工具是否会生成RAM?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Vivado综合 – 对于真正的双端口RAM编码样式,当两个端口在同一个always / process块中指定时,Vivado Synthesis工具是否会生成RAM?

描述

对于真双端口RAM,当在同一个always / process块中指定两个端口时,Vivado综合工具不会导致创建RAM。

目前,没有指定日期来解决此问题。

作为解决方法的一部分,Xilinx建议您将两个不同端口的写入和读取放在单独的always / process块中。

当有永久性解决方案时,此答复记录将更新。

请登录后发表评论

    没有回复内容