Vivado HLS  –  RTL导出导致“@E [IMPL-28]无法生成IP”或“@E [IMPL-4]’xtclsh’无法找到。请检查您的PATH变量。”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Vivado HLS – RTL导出导致“@E [IMPL-28]无法生成IP”或“@E [IMPL-4]’xtclsh’无法找到。请检查您的PATH变量。”

描述

以IP-XACT格式的RTL导出会导致以下错误:

@I [IMPL-8]在RT-XACT中将RTL导出为IP。
‘vivado’不被视为内部或外部命令,
可操作程序或批处理文件。
@E [IMPL-28]无法生成IP。

使用Pcore for EDK格式的RTL导出会导致以下错误:

无法找到@E [IMPL-4]’xtclsh’。请检查您的PATH变量。

要执行RTL实现,Vivado HLS必须调用Vivado或ISE设计工具;因此,必须知道Xilinx工具路径。以下解释了实现此目的的几种方法:

  • 使用Vivado或ISE设计工具创建项目,并从Vivado HLS项目导入RTL源文件。 RTL输出或IP内核将在<project> / solution <#> / impl文件夹中提供。
  • 或者,通过浏览到<Xilinx_installation_directory> \ Vivado_HLS \ <xilinx_version_number> \ bin \ vivado_hls,从Vivado或ISE命令行调用Vivado HLS
  • 在调用Vivado HLS之前,按照(Xilinx答复39339)中的描述设置Xilinx环境。
请登录后发表评论

    没有回复内容