SelectIO设计助手:IBIS模型和仿真 –  IBIS模型限制-Xilinx-AMD论坛-FPGA CPLD-ChipDebug

SelectIO设计助手:IBIS模型和仿真 – IBIS模型限制

描述

本答复记录概述了IBIS模型的一些局限性。

IBIS模型越来越多地用于协助PCB规划和调试板级信号完整性问题。

它们是重新创建客户板上常见问题的有力工具。但是,本答复记录将涵盖一些限制。

本文是SelectIO解决方案中心(Xilinx答复50924)的设计助手部分(Xilinx答复50926)一部分

定时:

IBIS不支持测量从引脚到内部结构的I / O缓冲器的延迟,反之亦然。在器件数据表中,我们将其指定为Tiopi和Tioop。

Tiopi表示从IOB焊盘通过输入缓冲器到IOB焊盘的I引脚的传播延迟。 Tioop表示通过IOB焊盘的输出缓冲器从O引脚到IOB焊盘的传播延迟。

IBIS仿真不会提供有关这些参数的任何信息,但这些参数的测量方法包含在IBIS模型中(Vmeas,Cref,Rref和Vref)

3-Iated I / O:

IBIS不支持对3态I / O的行为进行建模,例如输出上的电压电平或者当驱动器为3时对线路上其他器件的影响。无法设置具有三态驱动程序的IBIS仿真。

SSN效果:

在许多硬件调试情况下,出现RX / TX错误,调试过程的一个常见方面是检查同时切换输出驱动器是否导致电源和接地轨的变化,然后耦合到信号上。

这可能导致数据在硬件中错误地传输和接收。 IBIS仿真无法仿真SSN效应,这意味着可能存在IBIS仿真显示良好信号质量但硬件仍然出现故障的情况。

在UltraScale +器件中,增加了对IBIS 5.x的支持。此版本的IBIS可用于功率感知仿真。

电源变化

可以在仿真中更改某些电源值。然而,用户不可能在IBIS仿真工具中具有时变电压,并且不可能将随机噪声源叠加到电源或接地轨上。因此,仿真不会考虑导轨的质量。

也无法降低器件上其他轨道的性能,例如VCCAUX / VCCINT。

在某些情况下,VCCAUX用于为I / O电路供电。对于7系列器件,有一些特殊型号专用于将VCCAUX_IO设置为2V以获得更高性能。 VCCAUX_IO = 2.0V有特定型号,标题中有AUX20,例如HSTL_I_DCI_18_S_AUX20_HP_O。

浮动I / O引脚:

IBIS不支持仿真不将信号连接到输入的效果,以便仿真热交换等情况。

仿真器需要连接所有输入引脚,因此IBIS模型不能用于仿真浮动方案。

缺少铁轨:

IBIS不支持仿真关闭VCCO轨道并仍然将信号应用于I / O输入的效果。

IBIS模型无法提供有关此操作模式的任何信息。在HyperLynx工具中,如果在模型中关闭电源或将其设置为0,则仿真将不会运行。

请登录后发表评论

    没有回复内容