7系列 – 上电时I / O处于什么状态？

描述

在所有电源轨供电之后和配置之前，I / O处于什么状态？

解

7系列FPGA数据表指出：

建议的上电顺序为VCCINT，VCCBRAM，VCCAUX，VCCAUX_IO和VCCO，以实现最小电流消耗，并确保I / O在上电时为3。

7系列FPGA包含一个名为PUDC_B的引脚。当PUDC_B为低电平时，每个SelectIO引脚都使能内部上拉电阻。当PUDC_B为高电平时，每个SelectIO引脚都禁用内部上拉电阻。此引脚的状态会影响I / O的上电状态，直到配置完成。因此，当PUDC为高电平时，上电后I / O将为3。

不保证在导轨通电之前的I / O状态。

注意：由于存在钳位二极管，如果在Vcco供电之前驱动I / O，则会反向偏置Vcco轨。有关详细信息，请参阅（Xilinx答复45985） 。