7系列 – 错误:Bitgen:145  – 如果设计未使用Multiboot并且未设置Bitgen -g ConfigFallback选项,为什么RS0和RS1引脚仍然存在?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

7系列 – 错误:Bitgen:145 – 如果设计未使用Multiboot并且未设置Bitgen -g ConfigFallback选项,为什么RS0和RS1引脚仍然存在?

描述

如果设计未使用Multiboot且未设置Bitgen -g ConfigFallback选项,为什么RS0和RS1引脚仍然存在?

我尝试在配置之外使用这些引脚但我收到了以下Bitgen错误:

错误:Bitgen:145 – 引脚AD31是一个持久引脚,这意味着配置逻辑在配置后保留对该引脚的控制。但是,它的’IOB中存在一个设计组件。为确保设计组件不在这些IOB中,请重新运行禁止使用的永久性引脚。

错误:Bitgen:145 – 引脚AD30是一个持久引脚,这意味着配置逻辑在配置后保留对该引脚的控制。但是,它的’IOB中存在一个设计组件。为确保设计组件未放置在这些IOB中,请重新运行禁止使用的永久性引脚。

即使设计不使用Multiboot并且未设置Bitgen -g ConfigFallback选项,如果设置了Persist Bitgen选项,它们也将保持不变。

有关受-g Persist选项影响的完整引脚列表,请参阅(Xilinx答复51473)

请登录后发表评论

    没有回复内容